数字电子技术课程设计论文题目有哪些及答案解析
数字电子技术课程设计论文题目有哪些及答案解析
我晕 5姐怎么还学习了?? 家庭智能化系统, 报警主机使用说明 , 微机灯光控制系统, IC卡片介绍 ADSL 路由功能的配置
很简单的电子钟啊,随便找个51芯片都能做,课程建议你看下郭天祥的十天学会单片机,百度下郭天祥或者十天学会单片机,都能找的到,你把郭天祥的教程看完了就差不多能做的出来了,这么简单的要自己学着做啦,这样才会进步,说的是真心话,感觉不爽就算了
首先你要确定自己所学专业的所用语言的编程,计算机专业有设计和程序的毕业设计设计当然有PS,DW,等相关软件,进行设计和制作。编程方面有ASP,JSP,PHP,NET,VB,VC,VF安卓相关语言进行程序编写。像我之前就是觉得太难了,所以找诚梦毕业设计搞定的,你也可以去问问。
数字中电子技术课程设计报告数字电子技术课程设计报告题 目: 数字钟的设计与制作 学 年学 期: 专 业 班 级:学 号: 姓 名: 指导教师及职称:讲师时 间: 地点:设计目的熟悉集成电路的引脚安排掌握各芯片的逻辑功能及使用方法了解面包板结构及其接线方法了解数字钟的组成及工作原理熟悉数字钟的设计与制作设计要求设计指标时间以24小时为一个周期;显示时,分,秒;有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间;计时过程具有报时功能,当时间到达整点前5秒进行蜂鸣报时;为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号设计要求画出电路原理图(或仿真电路图);元器件及参数选择;电路仿真与调试;PCB文件生成与打印输出制作要求 自行装配和调试,并能发现问题和解决问题编写设计报告 写出设计与制作的全过程,附上有关资料和图纸,有心得体会设计原理及其框图数字钟的构成数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路由于计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定通常使用石英晶体振荡器电路构成数字钟图 3-1所示为数字钟的一般构成框图图3-1 数字钟的组成框图⑴晶体振荡器电路 晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号,可保证数字钟的走时准确及稳定不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路⑵分频器电路 分频器电路将32768Hz的高频方波信号经32768()次分频后得到1Hz的方波信号供秒计数器进行计数分频器实际上也就是计数器⑶时间计数器电路 时间计数电路由秒个位和秒十位计数器,分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器,分个位和分十位计数器为60进制计数器,而根据设计要求,时个位和时十位计数器为12进制计数器⑷译码驱动电路 译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态,并且为保证数码管正常工作提供足够的工作电流⑸数码管 数码管通常有发光二极管(LED)数码管和液晶(LCD)数码管,本设计提供的为LED数码管数字钟的工作原理1)晶体振荡器电路晶体振荡器是构成数字式时钟的核心,它保证了时钟的走时准确及稳定图3-2所示电路通过CMOS非门构成的输出为方波的数字式晶体振荡电路,这个电路中,CMOS非门U1与晶体,电容和电阻构成晶体振荡器电路,U2实现整形功能,将振荡器输出的近似于正弦波的波形转换为较理想的方波输出反馈电 阻R1为非门提供偏置,使电路工作于放大区域,即非门的功能近似于一个高增益的反相放大器电容C1,C2与晶体构成一个谐振型网络,完成对振荡频率的控制功能,同时提供了一个180度相移,从而和非门构成一个正反馈网络,实现了振荡器的功能由于晶体具有较高的频率稳定性及准确性,从而保证了输出频率的稳定和准确晶体XTAL的频率选为32768HZ该元件专为数字钟电路而设计,其频率较低,有利于减少分频器级数从有关手册中,可查得C1,C2均为30pF当要求频率准确度和稳定度更高时,还可接入校正电容并采取温度补偿措施由于CMOS电路的输入阻抗极高,因此反馈电阻R1可选为10MΩ较高的反馈电阻有利于提高振荡频率的稳定性非门电路可选74HC图3-2 COMS晶体振荡器2)分频器电路通常,数字钟的晶体振荡器输出频率较高,为了得到1Hz的秒信号输入,需要对振荡器的输出信号进行分频通常实现分频器的电路是计数器电路,一般采用多级2进制计数器来实现例如,将32768Hz的振荡信号分频为1HZ的分频倍数为32768(215),即实现该分频功能的计数器相当于15极2进制计数器常用的2进制计数器有74HC393等本实验中采用CD4060来构成分频电路CD4060在数字集成电路中可实现的分频次数最高,而且CD4060还包含振荡电路所需的非门,使用更为方便CD4060计数为14级2进制计数器,可以将32768HZ的信号分频为2HZ,其内部框图如图3-3所示,从图中可以看出,CD4060的时钟输入端两个串接的非门,因此可以直接实现振荡和分频的功能图3-3 CD4046内部框图3)时间计数单元时间计数单元有时计数,分计数和秒计数等几个部分时计数单元一般为12进制计数器计数器,其输出为两位8421BCD码形式;分计数和秒计数单元为60进制计数器,其输出也为8421BCD码一般采用10进制计数器74HC390来实现时间计数单元的计数功能为减少器件使用数量,可选74HC390,其内部逻辑框图如图 3所示该器件为双2—5-10异步计数器,并且每一计数器均提供一个异步清零端(高电平有效)图3-4 74HC390(1/2)内部逻辑框图秒个位计数单元为10进制计数器,无需进制转换,只需将QA与CPB(下降沿有效)相连即可CPA(下降没效)与1HZ秒输入信号相连,Q3可作为向上的进位信号与十位计数单元的CPA相连秒十位计数单元为6进制计数器,需要进制转换将10进制计数器转换为6进制计数器的电路连接方法如图3-5所示,其中Q2可作为向上的进位信号与分个位的计数单元的CPA相连图3-5 10进制——6进制计数器转换电路分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同,只不过分个位计数单元的Q3作为向上的进位信号应与分十位计数单元的CPA相连,分十位计数单元的Q2作为向上的进位信号应与时个位计数单元的CPA相连时个位计数单元电路结构仍与秒或个位计数单元相同,但是要求,整个时计数单元应为12进制计数器,不是10的整数倍,因此需将个位和十位计数单元合并为一个整体才能进行12进制转换利用1片74HC390实现12进制计数功能的电路如图3-6所示另外,图3-6所示电路中,尚余-2进制计数单元,正好可作为分频器2HZ输出信号转化为1HZ信号之用图3-6 12进制计数器电路4)译码驱动及显示单元计数器实现了对时间的累计以8421BCD码形式输出,选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流,选用CD4511作为显示译码电路,选用LED数码管作为显示单元电路5)校时电源电路当重新接通电源或走时出现误差时都需要对时间进行校正通常,校正时间的方法是:首先截断正常的计数通路,然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端,校正好后,再转入正常计时状态即可根据要求,数字钟应具有分校正和时校正功能,因此,应截断分个位和时个位的直接计数通路,并采用正常计时信号与校正信号可以随时切换的电路接入其中图3-7所示即为带有基本RS触发器的校时电路,图3-7 带有消抖动电路的校正电路6)整点报时电路一般时钟都应具备整点报时电路功能,即在时间出现整点前数秒内,数字钟会自动报时,以示提醒其作用方式是发出连续的或有节奏的音频声波,较复杂的也可以是实时语音提示根据要求,电路应在整点前10秒钟内开始整点报时,即当时间在59分50秒到59分59秒期间时,报时电路报时控制信号报时电路选74HC30,选蜂鸣器为电声器件元器件实验中所需的器材5V电源面包板1块示波器万用表镊子1把剪刀1把网络线2米/人共阴八段数码管6个CD4511集成块6块CD4060集成块1块74HC390集成块3块74HC51集成块1块74HC00集成块5块74HC30集成块1块10MΩ电阻5个500Ω电阻14个30p电容2个768k时钟晶体1个蜂鸣器芯片内部结构图及引脚图图4-1 7400 四2输入与非门 图4-2 CD4511BCD七段译码/驱动器图4-3 CD4060BD 图4-4 74HC390D 图4-5 74HC51D 图4-6 74HC面包板内部结构图面包板右边一列上五组竖的相通,下五组竖的相通,面包板的左边上下分四组,每组中X,Y列(0-15相通,16-40相通,41-55相通,ABCDE相通,FGHIJ相通,E和F之间不相通个功能块电路图一个CD4511和一个LED数码管连接成一个CD4511驱动电路,数码管可从0---9显示,以次来检查数码管的好坏,见附图5-图5-1 4511驱动电路利用一个LED数码管,一块CD4511,一块74HC390,一块74HC00连接成一个十进制计数器,电路在晶振的作用下数码管从0—9显示,见附图5-图5-2 74390十进制计数器利用一个LED数码管,一块CD4511,一块74HC390,一块74HC00和一个晶振连接成一个六进制计数器,数码管从0—6显示,见附图5-图5-3 74390六进制计数器利用一个六进制电路和一个十进制连接成一个六十进制电路,电路可从0—59显示,见附图5-图5-4 六十进制电路利用两个六十进制的电路合成一个双六十进制电路,两个六十进制之间有进位,见附图5-图5-5 双六十进制电路利用CD4060,电阻及晶振连接成一个分频——晶振电路,见附图5-图5-6 分频—晶振电路利用74HC51D和74HC00及电阻连接成一个校时电路,见附图5-图5-7 校时电路利用74HC30和蜂鸣器连接成整点报时电路见附图5-图5-8 整点报时电路利用两个六十进制和一个十二进制连接成一个时,分,秒都会进位的电路总图,见附图5-图5-9 时,分,秒的进位连接图总接线元件布局简图,见附图6-1芯片连接图见附图7-1八,总结设计过程中遇到的问题及其解决方法在检测面包板状况的过程中,出现本该相通的地方却未通的状况,后经检验发现是由于万用表笔尖未与面包板内部垂直接触所至在检测CD4511驱动电路的过程中发现数码管不能正常显示的状况,经检验发现主要是由于接触不良的问题,其中包括线的接触不良和芯片的接触不良,在实验过程中,数码管有几段二极管时隐时现,有时会消失用5V电源对数码管进行检测,一端接地,另一端接触每一段二极管,发现二极管能正常显示的,再用万用表欧姆档检测每一根线是否接触良好,在检测过程中发现有几根线有时能接通,有时不能接通,把接触不好的线重新接过后发现能正常显示了其次是由于芯片接触不良的问题,用万用表欧姆档检测有几个引脚本该相通的地方却未通,而检测的导线状况良好,其解决方法为把CD4511的芯片拔出,根据面包板孔的的状况重新调整其引脚,使其正对于孔,再用力均匀地将芯片插入面包板中,此后发现能正常显示,本次实验中还发现一块坏的LED数码管和两块坏的CD4511,经更换后均能正常显示在连接晶振的过程中,晶振无法起振在排除线与芯片的接触不良问题后重新对照电路图,发现是由于12脚未接地所至在连接六进制的过程中,发现电路只能4,5的跳动,后经发现是由于接到与非门的引脚接错一根所至,经纠正后能正常显示在连接校正电路的过程中,出现时和分都能正常校正时,但秒却受到影响,特别时一较分钟的时候秒乱跳,而不校时的时候,秒从40跳到59,然后又跳回40,分和秒之间无进位,电路在时,分,秒进位过程中能正常显示,故可排除芯片和连线的接触不良的问题经检查,校正电路的连线没有错误,后用万用表的直流电压档带电检测秒十位的QA,QB,QC和QD脚,发现QA脚时有电压时而无电压,再检测秒到分和分到时的进位端,发现是由于秒到分的进位未拔掉所至在制作报时电路的过程中,发现蜂鸣器在57分59秒的时候就开始报时,后经检测电路发现是由于把74HC30芯片当16引脚的芯片来接,以至接线都错位,重新接线后能正常报时连接分频电路时,把时个位的QD和时十位的1脚断开,然后时十位的1脚接到晶振的3脚,时十位的3脚接到秒个位的1脚,所连接的电路图无法正常工作,时十位从0-9的跳,时个位只能显示一个0,在这个电路中3脚的分频用到两次,故无法正常显示,因此要把12进制接到74HC390的一个逻辑电路空出来用于分频即可,因此把时十位的CD4511的12,6脚接地,7脚改为接74HC390的5脚,74HC390的3,4脚断开,然后4脚接9脚即可,其中空出的74HC390的3脚就可用于2Hz的分频,分频后变为1Hz,整个电路也到此为正常的数字钟计数设计体会在此次的数字钟设计过程中,更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法在连接六进制,十进制,六十进制的进位及十二进制的接法中,要求熟悉逻辑电路及其芯片各引脚的功能,那么在电路出错时便能准确地找出错误所在并及时纠正了在设计电路中,往往是先仿真后连接实物图,但有时候仿真和电路连接并不是完全一致的,例如仿真的连接示意图中,往往没有接高电平的16脚或14脚以及接低电平的7脚或8脚,因此在实际的电路连接中往往容易遗漏又例如74HC390芯片,其本身就是一个十进制计数器,在仿真电路中必须连接反馈线才能正常显示,而在实际电路中无需再连接,因此仿真图和电路连接图还是有一定区别的在设计电路的连接图中出错的主要原因都是接线和芯片的接触不良以及接线的错误所引起的对该设计的建议此次的数字钟设计重在于仿真和接线,虽然能把电路图接出来,并能正常显示,但对于电路本身的原理并不是十分熟悉总的来说,通过这次的设计实验更进一步地增强了实验的动手能力
数字电子技术课程设计论文题目有哪些及答案
你好,我有模电童诗白第四版,还有阎石的数字电子技术基本教程,和邱关源的电路教材和教材答案,一起百度网盘分享给你链接:提取码:8c6q
数字中电子技术课程设计报告数字电子技术课程设计报告题 目: 数字钟的设计与制作 学 年学 期: 专 业 班 级:学 号: 姓 名: 指导教师及职称:讲师时 间: 地点:设计目的熟悉集成电路的引脚安排掌握各芯片的逻辑功能及使用方法了解面包板结构及其接线方法了解数字钟的组成及工作原理熟悉数字钟的设计与制作设计要求设计指标时间以24小时为一个周期;显示时,分,秒;有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间;计时过程具有报时功能,当时间到达整点前5秒进行蜂鸣报时;为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号设计要求画出电路原理图(或仿真电路图);元器件及参数选择;电路仿真与调试;PCB文件生成与打印输出制作要求 自行装配和调试,并能发现问题和解决问题编写设计报告 写出设计与制作的全过程,附上有关资料和图纸,有心得体会设计原理及其框图数字钟的构成数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路由于计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定通常使用石英晶体振荡器电路构成数字钟图 3-1所示为数字钟的一般构成框图图3-1 数字钟的组成框图⑴晶体振荡器电路 晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号,可保证数字钟的走时准确及稳定不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路⑵分频器电路 分频器电路将32768Hz的高频方波信号经32768()次分频后得到1Hz的方波信号供秒计数器进行计数分频器实际上也就是计数器⑶时间计数器电路 时间计数电路由秒个位和秒十位计数器,分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器,分个位和分十位计数器为60进制计数器,而根据设计要求,时个位和时十位计数器为12进制计数器⑷译码驱动电路 译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态,并且为保证数码管正常工作提供足够的工作电流⑸数码管 数码管通常有发光二极管(LED)数码管和液晶(LCD)数码管,本设计提供的为LED数码管数字钟的工作原理1)晶体振荡器电路晶体振荡器是构成数字式时钟的核心,它保证了时钟的走时准确及稳定图3-2所示电路通过CMOS非门构成的输出为方波的数字式晶体振荡电路,这个电路中,CMOS非门U1与晶体,电容和电阻构成晶体振荡器电路,U2实现整形功能,将振荡器输出的近似于正弦波的波形转换为较理想的方波输出反馈电 阻R1为非门提供偏置,使电路工作于放大区域,即非门的功能近似于一个高增益的反相放大器电容C1,C2与晶体构成一个谐振型网络,完成对振荡频率的控制功能,同时提供了一个180度相移,从而和非门构成一个正反馈网络,实现了振荡器的功能由于晶体具有较高的频率稳定性及准确性,从而保证了输出频率的稳定和准确晶体XTAL的频率选为32768HZ该元件专为数字钟电路而设计,其频率较低,有利于减少分频器级数从有关手册中,可查得C1,C2均为30pF当要求频率准确度和稳定度更高时,还可接入校正电容并采取温度补偿措施由于CMOS电路的输入阻抗极高,因此反馈电阻R1可选为10MΩ较高的反馈电阻有利于提高振荡频率的稳定性非门电路可选74HC图3-2 COMS晶体振荡器2)分频器电路通常,数字钟的晶体振荡器输出频率较高,为了得到1Hz的秒信号输入,需要对振荡器的输出信号进行分频通常实现分频器的电路是计数器电路,一般采用多级2进制计数器来实现例如,将32768Hz的振荡信号分频为1HZ的分频倍数为32768(215),即实现该分频功能的计数器相当于15极2进制计数器常用的2进制计数器有74HC393等本实验中采用CD4060来构成分频电路CD4060在数字集成电路中可实现的分频次数最高,而且CD4060还包含振荡电路所需的非门,使用更为方便CD4060计数为14级2进制计数器,可以将32768HZ的信号分频为2HZ,其内部框图如图3-3所示,从图中可以看出,CD4060的时钟输入端两个串接的非门,因此可以直接实现振荡和分频的功能图3-3 CD4046内部框图3)时间计数单元时间计数单元有时计数,分计数和秒计数等几个部分时计数单元一般为12进制计数器计数器,其输出为两位8421BCD码形式;分计数和秒计数单元为60进制计数器,其输出也为8421BCD码一般采用10进制计数器74HC390来实现时间计数单元的计数功能为减少器件使用数量,可选74HC390,其内部逻辑框图如图 3所示该器件为双2—5-10异步计数器,并且每一计数器均提供一个异步清零端(高电平有效)图3-4 74HC390(1/2)内部逻辑框图秒个位计数单元为10进制计数器,无需进制转换,只需将QA与CPB(下降沿有效)相连即可CPA(下降没效)与1HZ秒输入信号相连,Q3可作为向上的进位信号与十位计数单元的CPA相连秒十位计数单元为6进制计数器,需要进制转换将10进制计数器转换为6进制计数器的电路连接方法如图3-5所示,其中Q2可作为向上的进位信号与分个位的计数单元的CPA相连图3-5 10进制——6进制计数器转换电路分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同,只不过分个位计数单元的Q3作为向上的进位信号应与分十位计数单元的CPA相连,分十位计数单元的Q2作为向上的进位信号应与时个位计数单元的CPA相连时个位计数单元电路结构仍与秒或个位计数单元相同,但是要求,整个时计数单元应为12进制计数器,不是10的整数倍,因此需将个位和十位计数单元合并为一个整体才能进行12进制转换利用1片74HC390实现12进制计数功能的电路如图3-6所示另外,图3-6所示电路中,尚余-2进制计数单元,正好可作为分频器2HZ输出信号转化为1HZ信号之用图3-6 12进制计数器电路4)译码驱动及显示单元计数器实现了对时间的累计以8421BCD码形式输出,选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流,选用CD4511作为显示译码电路,选用LED数码管作为显示单元电路5)校时电源电路当重新接通电源或走时出现误差时都需要对时间进行校正通常,校正时间的方法是:首先截断正常的计数通路,然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端,校正好后,再转入正常计时状态即可根据要求,数字钟应具有分校正和时校正功能,因此,应截断分个位和时个位的直接计数通路,并采用正常计时信号与校正信号可以随时切换的电路接入其中图3-7所示即为带有基本RS触发器的校时电路,图3-7 带有消抖动电路的校正电路6)整点报时电路一般时钟都应具备整点报时电路功能,即在时间出现整点前数秒内,数字钟会自动报时,以示提醒其作用方式是发出连续的或有节奏的音频声波,较复杂的也可以是实时语音提示根据要求,电路应在整点前10秒钟内开始整点报时,即当时间在59分50秒到59分59秒期间时,报时电路报时控制信号报时电路选74HC30,选蜂鸣器为电声器件元器件实验中所需的器材5V电源面包板1块示波器万用表镊子1把剪刀1把网络线2米/人共阴八段数码管6个CD4511集成块6块CD4060集成块1块74HC390集成块3块74HC51集成块1块74HC00集成块5块74HC30集成块1块10MΩ电阻5个500Ω电阻14个30p电容2个768k时钟晶体1个蜂鸣器芯片内部结构图及引脚图图4-1 7400 四2输入与非门 图4-2 CD4511BCD七段译码/驱动器图4-3 CD4060BD 图4-4 74HC390D 图4-5 74HC51D 图4-6 74HC面包板内部结构图面包板右边一列上五组竖的相通,下五组竖的相通,面包板的左边上下分四组,每组中X,Y列(0-15相通,16-40相通,41-55相通,ABCDE相通,FGHIJ相通,E和F之间不相通个功能块电路图一个CD4511和一个LED数码管连接成一个CD4511驱动电路,数码管可从0---9显示,以次来检查数码管的好坏,见附图5-图5-1 4511驱动电路利用一个LED数码管,一块CD4511,一块74HC390,一块74HC00连接成一个十进制计数器,电路在晶振的作用下数码管从0—9显示,见附图5-图5-2 74390十进制计数器利用一个LED数码管,一块CD4511,一块74HC390,一块74HC00和一个晶振连接成一个六进制计数器,数码管从0—6显示,见附图5-图5-3 74390六进制计数器利用一个六进制电路和一个十进制连接成一个六十进制电路,电路可从0—59显示,见附图5-图5-4 六十进制电路利用两个六十进制的电路合成一个双六十进制电路,两个六十进制之间有进位,见附图5-图5-5 双六十进制电路利用CD4060,电阻及晶振连接成一个分频——晶振电路,见附图5-图5-6 分频—晶振电路利用74HC51D和74HC00及电阻连接成一个校时电路,见附图5-图5-7 校时电路利用74HC30和蜂鸣器连接成整点报时电路见附图5-图5-8 整点报时电路利用两个六十进制和一个十二进制连接成一个时,分,秒都会进位的电路总图,见附图5-图5-9 时,分,秒的进位连接图总接线元件布局简图,见附图6-1芯片连接图见附图7-1八,总结设计过程中遇到的问题及其解决方法在检测面包板状况的过程中,出现本该相通的地方却未通的状况,后经检验发现是由于万用表笔尖未与面包板内部垂直接触所至在检测CD4511驱动电路的过程中发现数码管不能正常显示的状况,经检验发现主要是由于接触不良的问题,其中包括线的接触不良和芯片的接触不良,在实验过程中,数码管有几段二极管时隐时现,有时会消失用5V电源对数码管进行检测,一端接地,另一端接触每一段二极管,发现二极管能正常显示的,再用万用表欧姆档检测每一根线是否接触良好,在检测过程中发现有几根线有时能接通,有时不能接通,把接触不好的线重新接过后发现能正常显示了其次是由于芯片接触不良的问题,用万用表欧姆档检测有几个引脚本该相通的地方却未通,而检测的导线状况良好,其解决方法为把CD4511的芯片拔出,根据面包板孔的的状况重新调整其引脚,使其正对于孔,再用力均匀地将芯片插入面包板中,此后发现能正常显示,本次实验中还发现一块坏的LED数码管和两块坏的CD4511,经更换后均能正常显示在连接晶振的过程中,晶振无法起振在排除线与芯片的接触不良问题后重新对照电路图,发现是由于12脚未接地所至在连接六进制的过程中,发现电路只能4,5的跳动,后经发现是由于接到与非门的引脚接错一根所至,经纠正后能正常显示在连接校正电路的过程中,出现时和分都能正常校正时,但秒却受到影响,特别时一较分钟的时候秒乱跳,而不校时的时候,秒从40跳到59,然后又跳回40,分和秒之间无进位,电路在时,分,秒进位过程中能正常显示,故可排除芯片和连线的接触不良的问题经检查,校正电路的连线没有错误,后用万用表的直流电压档带电检测秒十位的QA,QB,QC和QD脚,发现QA脚时有电压时而无电压,再检测秒到分和分到时的进位端,发现是由于秒到分的进位未拔掉所至在制作报时电路的过程中,发现蜂鸣器在57分59秒的时候就开始报时,后经检测电路发现是由于把74HC30芯片当16引脚的芯片来接,以至接线都错位,重新接线后能正常报时连接分频电路时,把时个位的QD和时十位的1脚断开,然后时十位的1脚接到晶振的3脚,时十位的3脚接到秒个位的1脚,所连接的电路图无法正常工作,时十位从0-9的跳,时个位只能显示一个0,在这个电路中3脚的分频用到两次,故无法正常显示,因此要把12进制接到74HC390的一个逻辑电路空出来用于分频即可,因此把时十位的CD4511的12,6脚接地,7脚改为接74HC390的5脚,74HC390的3,4脚断开,然后4脚接9脚即可,其中空出的74HC390的3脚就可用于2Hz的分频,分频后变为1Hz,整个电路也到此为正常的数字钟计数设计体会在此次的数字钟设计过程中,更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法在连接六进制,十进制,六十进制的进位及十二进制的接法中,要求熟悉逻辑电路及其芯片各引脚的功能,那么在电路出错时便能准确地找出错误所在并及时纠正了在设计电路中,往往是先仿真后连接实物图,但有时候仿真和电路连接并不是完全一致的,例如仿真的连接示意图中,往往没有接高电平的16脚或14脚以及接低电平的7脚或8脚,因此在实际的电路连接中往往容易遗漏又例如74HC390芯片,其本身就是一个十进制计数器,在仿真电路中必须连接反馈线才能正常显示,而在实际电路中无需再连接,因此仿真图和电路连接图还是有一定区别的在设计电路的连接图中出错的主要原因都是接线和芯片的接触不良以及接线的错误所引起的对该设计的建议此次的数字钟设计重在于仿真和接线,虽然能把电路图接出来,并能正常显示,但对于电路本身的原理并不是十分熟悉总的来说,通过这次的设计实验更进一步地增强了实验的动手能力
四、交通信号灯的自动控制:1、任务要求(1)通常情况下,大道绿灯亮,小道红灯亮。(2)若小道来车,大道经6秒由绿灯变为黄灯;再 经过4秒,大道由黄灯变为红灯,同时,小道 由红灯变为绿灯。(3)小道变绿灯后,若大道来车不到3辆,则经过 25秒钟后自动由红灯变为黄灯,再经过4秒变 为红灯,同时,大道由红灯变为绿灯。
设计题目:数字钟的设计与仿真二.设计要求: (1)设计一个有“时”、“分”、“秒”(12小时59分59秒)显示,且有校时功能的电子钟; (2)显示采用六只LED数码管分别显示时分秒; (3)时间的小时、分可手动调整; (4)采用+5V电源供电。三.题目分析: 根据题目,我们可以分析出:数字电子钟是由多块数字集成电路构成的,其中有振荡器,分频器,校时电路,计数器,译码器和显示器六部分组成。振荡器和分频器组成标准秒信号发生器,不同进制的计数器产生计数,译码器和显示器进行显示,通过校时电路实现对时,分的校准。1)振荡器又包括由集成电路555与RC组成的多谐振荡器,用石英晶体构成的振荡器和由逻辑门与RC组成的时钟源振荡器。三种方案如下图所示:方案一:由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。 555与RC组成的多谐振荡器图方案二:振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度,通常选用石英晶体构成振荡器电路。石英晶体振荡器的作用是产生时间标准信号。因此,一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。 石英晶体振荡器图方案三:由集成逻辑门与RC组成的时钟源振荡器。 门电路组成的多谐振荡器图集成电路555与RC组成的多谐振荡器电路:如果精度要求不高,则可以采用由集成电路定时器555与RC组成的多谐振荡器。如上图所示。设振荡频率f=1KHz,R为可调电阻,微调R1可以调出1KHz输出。石英晶体振荡电路:采用的32768晶体振荡电路,其频率为32768Hz,然后再经过15分频电路可得到标准的1Hz的脉冲输出R的阻值,对于TTL门电路通常在7~2KΩ之间;对于CMOS门则常在10~100MΩ之间。由门电路组成的多谐振荡器的振荡周期不仅与时间常数RC有关,而且还取决于门电路的阈值电压VTH,由于VTH容易受到温度、电源电压及干扰的影响,因此频率稳定性较差,只能用于对频率稳定性要求不高的场合。综上所述,因为本电路对精度没有较高的要求,因此,我们选用由集成电路555与RC组成的多谐振荡器。2)校时器的方案有如下两种:方案一:通常,校正时间的方法是:首先截断正常的计数通路,然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端,校正好后,再转入正常计时状态即可。根据要求,数字钟应具有分校正和时校正功能,因此,应截断分个位和时个位的直接计数通路,并采用正常计时信号与校正信号可以随时切换的电路接入其中。图1所示为所设计的校时电路。图 1方案一校正电路图方案二:校准电路由基本RS触发器和“与”门组成,基本RS触发器的功能是产生单脉冲,主要作用是起防抖动作用。未拨动开关K时,“与非”门G2的一个输入端接地,基本RS触发器处于“1”状态,这是数字钟正常工作,“分”进位脉冲能进入“分”计数器。拨动开关K时,“与非”门G1的一个输入端接地,于是基本RS触发器转为“0”状态。秒状态可以直接进入“分”计数器,而“分”进位脉冲被阻止进入,因而能较快地校准分计数器的计数值。校准后,将校正开关恢复原位,数字钟继续进行正常计时工作。 图 2 方案二校正电路通过比较可知,方案一和方案二相比,防抖动措施更好,更完备,但电路也更为复杂,成本也更高,通过比较选择方案一,既能实现防抖动功能,做出事物也更经济一些。四.总体方案: 本电路是以555定时器组成多谐振荡器作为频率发生器,多谐振荡器产生1000HZ的振荡波,经过分频器分频,分解成1HZ的脉冲波,随后经过秒计数器,秒计时器是60进制计数器,当计数器计数到60时产生进位脉冲,到分计数器。分计数器也是60进制计数器,当分计数器计数到60时,再次产生更高一级的进位脉冲,脉冲送到时计数器,实现了分向时的进位。当需要进行校时时,打开对应的开关,进行对应位置上的校时,此时计数进位脉冲无效。而计数器的工作是通过外接时钟脉冲CP的作用下,秒的个位加法计数器开始记数,通过译码器和数码显示管显示数字即计数器。当经过10个脉冲信号后,秒个位计数器完成一次循环,秒十位计数器的CP与秒个位计数器的CP同步,秒个位计数器的Qcc使得秒十位的P和T端同时为1,从而秒十位开始计数,秒十位计数器工作1次,通过译码器和数码显示管,秒十位数字加1。当经过60个脉冲信号,秒部分完成一个周期,分钟个位计数器的CP通过秒十位计数器的Q2Q1与非得到脉冲,分钟个位计数器工作一次,通过译码器和数码显示管,分钟的个位数字加1。分部分的工作方式与秒部分完全相同。当经过3600个脉冲信号,分钟部分完成一个周期,小时个位计数器的CP通过分十位计数器的Q2Q1与非得到脉冲,小时个位计数器工作一次,通过译码器和数码显示管,小时的个位数字加1。当小时个位部分完成一个周期,小时十位计数器的CP与小时个位计数器的CP同步, 小时个位计数器的Qcc使得小时十位的P和T端同时为1,从而小时十位开始计数,小时十位计数器工作1次,通过译码器和数码显示管,小时的十位数字加1。当小时十位部分计数到2同时小时的个位部分计数到4,小时个位计数器的清零端和十位计数器的清零端通过小时个位计数器的Q2和小时十位计数器的Q1与非得到信号,小时部分清零,从而完成了1次24小时计时。五.具体实现:(1) 数字时钟基本原理的逻辑框图如下图3所示: 由图3我们可以看出,振荡器产生的信号经过分频器作为产生秒脉冲,秒脉冲送入计数器,计数结果经过“时”、“分”、“秒”,译码器,显示器显示时间。其中振荡器和分频器组成标准秒脉冲信号发生器,由不同进制的计数器,译码器和显示电路组成计时系统。秒信号送入计数器进行计数,把累计的结果以“时”,“分”、“秒”的数字显示出来。“时”显示由二十四进制计数器,译码器,显示器构成;“分”、“秒”显示分别由六十进制的计数器,译码器,显示器构成;校时电路实现对时,分的校准。(2)数字钟的原理图如附一图所示,其功能原理均与系统方框图的一致。六.各部分定性说明以及定量计算:振荡器秒发生电路---振荡器是计时器的核心,振荡器的稳定度和频率的精确度决定了计时器的准确度。一般来说,振荡器的频率越高,计时精度就越高,但耗电量将越大。所以,在设计电路时要根据需要而设计出最佳电路。在此设计中,我采用的是精度不高的,由集成电路555与RC组成的多谐振荡器。其具体电路如下图4所示: 图4 振荡器电路图555定时器是一个模拟与数字混合型的集成电路。555定时器是一种应用极为广泛的中规模集成电路。该电路使用灵活、方便,只需外接少量的阻容元件就可以构成单稳、多谐和施密特触发器。因而广泛用于信号的产生、变换、控制与检测。 目前生产的定时器有双极型和CMOS两种类型,其型号分别有NE555(或5G555)和C7555等多种。它们的结构及工作原理基本相同。通常,双极型定时器具有较大的驱动能力,而CMOS定时器具有低功耗、输入阻抗高等优点。555定时器工作的电源电压很宽,并可承受较大的负载电流。双极型定时器电源电压范围为5~16V,最大负载电流可达200mA;CMOS定时器电源电压范围为3~18V,最大负载电流在4mA以下。555的引脚图如下图5所示: 图5555的内部电路和功能如下图6所示:图6上面图6 是555定时器内部组成框图。它主要由两个高精度电压比较器A1、A2,一个RS触发器,一个放电三极管和三个5KΩ电阻的分压器而构成。它的各个引脚功能如下:1脚:外接电源负端VSS或接地,一般情况下接地。8脚:外接电源VCC,双极型时基电路VCC的范围是5 ~ 16V,CMOS型时基电路VCC的范围为3 ~ 18V。一般用5V。3脚:输出端Vo2脚: 低触发端6脚:TH高触发端4脚: 是直接清零端。当 端接低电平,则时基电路不工作,此时不论 、TH处于何电平,时基电路输出为“0”,该端不用时应接高电平。5脚:VC为控制电压端。若此端外接电压,则可改变内部两个比较器的基准电压,当该端不用时,应将该端串入一只01μF电容接地,以防引入干扰。7脚:放电端。该端与放电管集电极相连,用做定时器时电容的放电。在1脚接地,5脚未外接电压,两个比较器A1、A2基准电压分别为 的情况下,其功能如下表: 555定时器的功能表清零端 高触发端TH 低触发端 Qn+1 放电管T 功能0 0 导通 直接清零1 0 导通 置01 1 截止 置11 Qn 不变 保持 接通电源后,电容C1被充电,vC上升,当vC上升到大于2/3VCC时,触发器被复位,放电管T导通,此时v0为低电平,电容C1通过R2和T放电,使vC下降。当vC下降到小于1/3VCC时,触发器被置位,v0翻转为高电平。电容器C1放电结束,所需的时间为 : 当C1放电结束时,T截止,VCC将通过R1、R2向电容器C1充电,vC由1/3VCC上升到2/3VCC所需的时为:当vC上升到2/3VCC时,触发器又被复位发生翻转,如此周而复始,在输出端就得到一个周期性的方波,其频率为 : 本设计中,由电路图可知R1、R2和C的值,然后再根据f的公式可以算出:其输出的频率为f=1KH分频器分频器的功能主要有两个:一个是产生标准秒脉冲信号;二是提供功能扩展电路所需要的信号,如仿电台报时用的1000Hz的高音频信号和500Hz的低音频信号等。本设计中,由于振荡器产生的信号频率太高,要得到标准的秒信号,就需要对所得的信号进行分频。这里所采用的分频电路是由3个总规模计数器74LS90来构成的3级1/10分频。其电路图如下图7所示:图7 分频器电路图74LS90的引脚图及其功能图如下图所示: 74LS90引脚图74LS90 功能表 计数器本设计所采用的是十进制计数器74SL160,根据时分秒各个部分的的不同功能,设计成不同进制的计数器。秒的个位,需要10进制计数器,十位需6进制计数器(计数到59时清零并进位),秒部分设计与分钟的设计完全相同;时部分的设计为当时钟计数到24时,使计数器的小时部分清零,从而实现整体循环计时的功能。74LS160功能表和真值表如下表1和表2所示: 表1 输入 输出(CR) ̅ (LD) ̅ CTT CTP CP D0 D1 D2 D3 Q0 Q1 Q2 Q30 × × × × × × × × 0 0 0 01 0 × × ↑ D0 D1 D2 D3 D0 D1 D2 D31 1 1 1 ↑ × × × × 计数1 1 0 × × × × × × 触发器保持,CO=01 1 × 0 × × × × × 保持表274LS160的真值表CLK Q Q Q Q 0 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 110 0 0 0 074LS160的引脚介绍如下表3所示:表374LS160逻辑符号 各引脚顿的名称 D D D D 置数端 Q Q Q Q 输出端 EP ET 工作状态控制端 LD 预置数控制端 RD 异步置零(复位)端 CO 进位输出端 CLK 信号输入端计数部分:利用74LS160芯片和74LS00芯片组成的计数器,它们采用异步连接,利用外接标准1Hz脉冲信号进行计数。显示部分: 将六片74LS160的Q0Q1Q2Q3脚分别接到实验箱上的数码显示管上,根据脉冲的个数显示时间。秒信号经过计数器之后分别得到显示电路,以便实现用数字显示时、分、秒的要求,计时电路共分三部分:计秒、计分和计时。其中,计秒和计分都是60进制,而计时为24进制,可以采用十进制计数器74LS160实现24进制、60进制计数器。(1)六十进制计数由分频器来的秒脉冲信号,首先送到“秒”计数器进行累加计数,秒计数器应完成一分钟之内秒数目的累加,并达到60秒时产生一个进位信号,所以,选用2片74LS160和一片74LS00组成六十进制计数器,采用反馈归零的方法来实现六十进制计数。其中,“秒”十位是六进制,“秒”个位是十进制。 秒部分具体设计如图8所示: 图8 秒的个位部分为逢十进一,十位部分为逢六进一,从而共同完成60进制计数器,当计数到59时清零并重新开始计数。如图所示个位1脚接高电平,7脚、9脚及10脚接1,当7脚和10脚同时为1时计数器处于计数工作状态。个位11脚和秒的十位的2脚相接,十位的9脚、10脚、7脚分别和个位的1脚相接。个位计数器由Q3Q2Q1Q0(0000)2增加到(1001)2时产生进位,从而实现10进制计数和进位功能,秒的十位在计数至0110时由与非门反馈清零实现6进制。分钟部分设计与秒完全相同。(2)二十四进制计数器:选用2片74LS160和一片74LS00组成24进制计数器,采用反馈归零的方法来实现24进制计数。当十位为0010且个位为0100时使两芯片异步清零。小时部分具体设计如图9所示: 图译码器、显示器译码是指把给定的代码进行翻译的过程。计数器采用的码制不同,译码电路也不同。74LS48驱动器是与8421BCD编码计数器配合用的七段译码驱动器。74LS48配有灯测试LT、动态灭灯输入RBI,灭灯输入/动态灭灯输出BI/RBO,当LT=0时,74LS48出去全1。本系统用七段发光二极管来显示译码器输出的数字,显示器有两种:共阳极显示器或共阴极显示器。74LS48译码器对应的显示器是共阴极显示器。本实验采用实验箱中的74LS48译码器和共阴极显示器组成的显示系统。校时电路数字种启动后,每当数字钟显示与实际时间不符进,需要根据标准时间进行校时。校“秒”时,采用等待校时。校“分”、“时”的原理比较简单,采用加速校时。对校时电路的要求是 :1)在小时校正时不影响分和秒的正常计数 。2)在分校正时不影响秒和小时的正常计数 。如图10所示,当数字钟走时出现误差时,需要校正时间。校时电路实现对“时”“分”“秒”的校准。在电路中设有正常计时和校对位置。本实验实现“时”“分”的校对。需要注意的是,校时电路是由与非门构成的组合逻辑电路,开关S1或S2为“0”或“1”时,可能会产生抖动,为防止这一情况的发生我们接入一个由RS触发器组成的防抖动电路来控制。 校时电路图 图10校时开关的功能表如下: 校时开关的功能表S1 S2 功能1 1 计数0 1 校分1 0 校时整点报时电路 整点报时,只报时不报分。从59分50秒起,每隔2s发出一次信号,连续五次,最后一次结束时即达到正点。其原理图如下所示: 图11电路图如下图12所示:图12综合以上多个电路,将其连接起来,就组成了一个具有时、分、秒计时功能,能够手动校时、校分,并且整点报时的数字电子钟。七.实验仿真:在电子电路计算机仿真软件Multisim中进行调试和仿真数字电子钟,得到的仿真电路图如附二图所示。由仿真电路实验知道了当高频信号经过分频器后得到标准的秒脉冲信号,进入60进制的“秒”计时,“秒”的分位进入60进制的“分”计时,最后,由分的“时”进位进入24进制的“时”计时。再加上由门电路和开关构成的校时电路对电路的“时”,“分”进行校时,从而得到正确的时间的。八.元器件清单(1)74LS160( 6片) (2)74LS00(15片)(3)数码显示器(6片) (4)74LS90(3片)(5)74LS30(1片) (6)74LS04(1片)(7)74LS02(1片) (8)555计时器(1片)(9)可变电容(1个) (10)电容(2片)(11)蜂鸣器(1个) (12)电阻(2个)(13)数字电路实验箱 (14)+5V电源若干(15)导线,开关若干。九.设计心得体会在此次的数字钟设计过程中,更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。使我对已学过的电路、数电、模电等电子技术的知识有了更深一步的了解,锻炼和培养了自己利用已学知识来分析和解决实际问题的能力。对自己以后的学习和工作有很大的帮助。刚开始做这个设计的时候感觉自己什么都不知道怎么下手,脑子里比较浮躁和零乱。但通过一段时间的努力,通过重温数电,模电等电子技术的书籍,还有通过查看相关的设计技术以及一些参考文献,再加之在老师的指导和周围同学的帮助下,使我对自己的本设计有了熟练的掌握。在整个的设计过程中我充满了渴望和用心。记得在精工实习的时候,也是用满腔的热情来完成各项实习任务,并在每项实习项目中都达到了优秀的成绩。 所以,我相信自己的实际动手能力,并一向的加强自己在这方面的努力。在这次的电子技术设计中亦是如此,用自己的双手和满腔的热情来完成各个环节,不断的在图书管查看相关资料和期刊文献,特别在网络上也收收获了很多新鲜的东西。这次设计更让我熟悉了一些常用集成逻辑电路和其相应芯片的使用。虽然,在本设计中所用的方案不是最好的,但我想其中的原理是最基本的;虽然其中可能出现误差,不过在杨老师的答疑课上,这些问题还是基本解决了。最后,我要衷心的感谢杨老师给了我一次实践的机会和平时在学习上的莫大帮助,让我更加深刻地了解和认识到了自己的优点和不足,通过这个课程设计我发现了我好多知识都不熟悉甚至有的东西我根本就不知道,这让我感到了要学习的东西还有很多很多。因此使我更坚定了在以后的学习中要扎实好基础,阔广知识面。碰到的问题越让人绝望,解决问题之后的喜悦程度就越高。作为工科类的学生,以后工作了难免要碰到许许多多的问题,不要绝望,坚持,直到看到胜利的曙光。十.参考文献李中发主编 电子技术 北京:中国水利水电出版社 毛期俭主编 数字电路与逻辑设计实验及应用 北京: 人民邮电出版社 吕思忠,施齐云主编 数字电路实验与课程设计 哈尔滨:哈尔滨工程大学出版社 阎石主编.数字电子技术基础(第四版) 北京:高等教育出版社 黄智伟主编 电子电路计算机仿真设计与分析 北京:电子工业出版社 程勇主编 Multisim10电路仿真实例讲解 北京: 人名出版社 彭介华主编 电子技术课程设计指导 北京:高等教育出版社 卢结成、高世忻等编 电子电路实验及应用课题设计 合肥:中国科学技术大学出版社 梁宗善主编 电子技术基础课程设计 武汉:华中理工大学出版社 欧阳星明主编 数字系统逻辑设计 北京:电子工业出版社 李中发主编 电子技术基础课程设计 武汉:华中理工大学出版社
数字电子技术课程设计论文题目大全及答案解析
设计题目:数字钟的设计与仿真二.设计要求: (1)设计一个有“时”、“分”、“秒”(12小时59分59秒)显示,且有校时功能的电子钟; (2)显示采用六只LED数码管分别显示时分秒; (3)时间的小时、分可手动调整; (4)采用+5V电源供电。三.题目分析: 根据题目,我们可以分析出:数字电子钟是由多块数字集成电路构成的,其中有振荡器,分频器,校时电路,计数器,译码器和显示器六部分组成。振荡器和分频器组成标准秒信号发生器,不同进制的计数器产生计数,译码器和显示器进行显示,通过校时电路实现对时,分的校准。1)振荡器又包括由集成电路555与RC组成的多谐振荡器,用石英晶体构成的振荡器和由逻辑门与RC组成的时钟源振荡器。三种方案如下图所示:方案一:由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。 555与RC组成的多谐振荡器图方案二:振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度,通常选用石英晶体构成振荡器电路。石英晶体振荡器的作用是产生时间标准信号。因此,一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。 石英晶体振荡器图方案三:由集成逻辑门与RC组成的时钟源振荡器。 门电路组成的多谐振荡器图集成电路555与RC组成的多谐振荡器电路:如果精度要求不高,则可以采用由集成电路定时器555与RC组成的多谐振荡器。如上图所示。设振荡频率f=1KHz,R为可调电阻,微调R1可以调出1KHz输出。石英晶体振荡电路:采用的32768晶体振荡电路,其频率为32768Hz,然后再经过15分频电路可得到标准的1Hz的脉冲输出R的阻值,对于TTL门电路通常在7~2KΩ之间;对于CMOS门则常在10~100MΩ之间。由门电路组成的多谐振荡器的振荡周期不仅与时间常数RC有关,而且还取决于门电路的阈值电压VTH,由于VTH容易受到温度、电源电压及干扰的影响,因此频率稳定性较差,只能用于对频率稳定性要求不高的场合。综上所述,因为本电路对精度没有较高的要求,因此,我们选用由集成电路555与RC组成的多谐振荡器。2)校时器的方案有如下两种:方案一:通常,校正时间的方法是:首先截断正常的计数通路,然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端,校正好后,再转入正常计时状态即可。根据要求,数字钟应具有分校正和时校正功能,因此,应截断分个位和时个位的直接计数通路,并采用正常计时信号与校正信号可以随时切换的电路接入其中。图1所示为所设计的校时电路。图 1方案一校正电路图方案二:校准电路由基本RS触发器和“与”门组成,基本RS触发器的功能是产生单脉冲,主要作用是起防抖动作用。未拨动开关K时,“与非”门G2的一个输入端接地,基本RS触发器处于“1”状态,这是数字钟正常工作,“分”进位脉冲能进入“分”计数器。拨动开关K时,“与非”门G1的一个输入端接地,于是基本RS触发器转为“0”状态。秒状态可以直接进入“分”计数器,而“分”进位脉冲被阻止进入,因而能较快地校准分计数器的计数值。校准后,将校正开关恢复原位,数字钟继续进行正常计时工作。 图 2 方案二校正电路通过比较可知,方案一和方案二相比,防抖动措施更好,更完备,但电路也更为复杂,成本也更高,通过比较选择方案一,既能实现防抖动功能,做出事物也更经济一些。四.总体方案: 本电路是以555定时器组成多谐振荡器作为频率发生器,多谐振荡器产生1000HZ的振荡波,经过分频器分频,分解成1HZ的脉冲波,随后经过秒计数器,秒计时器是60进制计数器,当计数器计数到60时产生进位脉冲,到分计数器。分计数器也是60进制计数器,当分计数器计数到60时,再次产生更高一级的进位脉冲,脉冲送到时计数器,实现了分向时的进位。当需要进行校时时,打开对应的开关,进行对应位置上的校时,此时计数进位脉冲无效。而计数器的工作是通过外接时钟脉冲CP的作用下,秒的个位加法计数器开始记数,通过译码器和数码显示管显示数字即计数器。当经过10个脉冲信号后,秒个位计数器完成一次循环,秒十位计数器的CP与秒个位计数器的CP同步,秒个位计数器的Qcc使得秒十位的P和T端同时为1,从而秒十位开始计数,秒十位计数器工作1次,通过译码器和数码显示管,秒十位数字加1。当经过60个脉冲信号,秒部分完成一个周期,分钟个位计数器的CP通过秒十位计数器的Q2Q1与非得到脉冲,分钟个位计数器工作一次,通过译码器和数码显示管,分钟的个位数字加1。分部分的工作方式与秒部分完全相同。当经过3600个脉冲信号,分钟部分完成一个周期,小时个位计数器的CP通过分十位计数器的Q2Q1与非得到脉冲,小时个位计数器工作一次,通过译码器和数码显示管,小时的个位数字加1。当小时个位部分完成一个周期,小时十位计数器的CP与小时个位计数器的CP同步, 小时个位计数器的Qcc使得小时十位的P和T端同时为1,从而小时十位开始计数,小时十位计数器工作1次,通过译码器和数码显示管,小时的十位数字加1。当小时十位部分计数到2同时小时的个位部分计数到4,小时个位计数器的清零端和十位计数器的清零端通过小时个位计数器的Q2和小时十位计数器的Q1与非得到信号,小时部分清零,从而完成了1次24小时计时。五.具体实现:(1) 数字时钟基本原理的逻辑框图如下图3所示: 由图3我们可以看出,振荡器产生的信号经过分频器作为产生秒脉冲,秒脉冲送入计数器,计数结果经过“时”、“分”、“秒”,译码器,显示器显示时间。其中振荡器和分频器组成标准秒脉冲信号发生器,由不同进制的计数器,译码器和显示电路组成计时系统。秒信号送入计数器进行计数,把累计的结果以“时”,“分”、“秒”的数字显示出来。“时”显示由二十四进制计数器,译码器,显示器构成;“分”、“秒”显示分别由六十进制的计数器,译码器,显示器构成;校时电路实现对时,分的校准。(2)数字钟的原理图如附一图所示,其功能原理均与系统方框图的一致。六.各部分定性说明以及定量计算:振荡器秒发生电路---振荡器是计时器的核心,振荡器的稳定度和频率的精确度决定了计时器的准确度。一般来说,振荡器的频率越高,计时精度就越高,但耗电量将越大。所以,在设计电路时要根据需要而设计出最佳电路。在此设计中,我采用的是精度不高的,由集成电路555与RC组成的多谐振荡器。其具体电路如下图4所示: 图4 振荡器电路图555定时器是一个模拟与数字混合型的集成电路。555定时器是一种应用极为广泛的中规模集成电路。该电路使用灵活、方便,只需外接少量的阻容元件就可以构成单稳、多谐和施密特触发器。因而广泛用于信号的产生、变换、控制与检测。 目前生产的定时器有双极型和CMOS两种类型,其型号分别有NE555(或5G555)和C7555等多种。它们的结构及工作原理基本相同。通常,双极型定时器具有较大的驱动能力,而CMOS定时器具有低功耗、输入阻抗高等优点。555定时器工作的电源电压很宽,并可承受较大的负载电流。双极型定时器电源电压范围为5~16V,最大负载电流可达200mA;CMOS定时器电源电压范围为3~18V,最大负载电流在4mA以下。555的引脚图如下图5所示: 图5555的内部电路和功能如下图6所示:图6上面图6 是555定时器内部组成框图。它主要由两个高精度电压比较器A1、A2,一个RS触发器,一个放电三极管和三个5KΩ电阻的分压器而构成。它的各个引脚功能如下:1脚:外接电源负端VSS或接地,一般情况下接地。8脚:外接电源VCC,双极型时基电路VCC的范围是5 ~ 16V,CMOS型时基电路VCC的范围为3 ~ 18V。一般用5V。3脚:输出端Vo2脚: 低触发端6脚:TH高触发端4脚: 是直接清零端。当 端接低电平,则时基电路不工作,此时不论 、TH处于何电平,时基电路输出为“0”,该端不用时应接高电平。5脚:VC为控制电压端。若此端外接电压,则可改变内部两个比较器的基准电压,当该端不用时,应将该端串入一只01μF电容接地,以防引入干扰。7脚:放电端。该端与放电管集电极相连,用做定时器时电容的放电。在1脚接地,5脚未外接电压,两个比较器A1、A2基准电压分别为 的情况下,其功能如下表: 555定时器的功能表清零端 高触发端TH 低触发端 Qn+1 放电管T 功能0 0 导通 直接清零1 0 导通 置01 1 截止 置11 Qn 不变 保持 接通电源后,电容C1被充电,vC上升,当vC上升到大于2/3VCC时,触发器被复位,放电管T导通,此时v0为低电平,电容C1通过R2和T放电,使vC下降。当vC下降到小于1/3VCC时,触发器被置位,v0翻转为高电平。电容器C1放电结束,所需的时间为 : 当C1放电结束时,T截止,VCC将通过R1、R2向电容器C1充电,vC由1/3VCC上升到2/3VCC所需的时为:当vC上升到2/3VCC时,触发器又被复位发生翻转,如此周而复始,在输出端就得到一个周期性的方波,其频率为 : 本设计中,由电路图可知R1、R2和C的值,然后再根据f的公式可以算出:其输出的频率为f=1KH分频器分频器的功能主要有两个:一个是产生标准秒脉冲信号;二是提供功能扩展电路所需要的信号,如仿电台报时用的1000Hz的高音频信号和500Hz的低音频信号等。本设计中,由于振荡器产生的信号频率太高,要得到标准的秒信号,就需要对所得的信号进行分频。这里所采用的分频电路是由3个总规模计数器74LS90来构成的3级1/10分频。其电路图如下图7所示:图7 分频器电路图74LS90的引脚图及其功能图如下图所示: 74LS90引脚图74LS90 功能表 计数器本设计所采用的是十进制计数器74SL160,根据时分秒各个部分的的不同功能,设计成不同进制的计数器。秒的个位,需要10进制计数器,十位需6进制计数器(计数到59时清零并进位),秒部分设计与分钟的设计完全相同;时部分的设计为当时钟计数到24时,使计数器的小时部分清零,从而实现整体循环计时的功能。74LS160功能表和真值表如下表1和表2所示: 表1 输入 输出(CR) ̅ (LD) ̅ CTT CTP CP D0 D1 D2 D3 Q0 Q1 Q2 Q30 × × × × × × × × 0 0 0 01 0 × × ↑ D0 D1 D2 D3 D0 D1 D2 D31 1 1 1 ↑ × × × × 计数1 1 0 × × × × × × 触发器保持,CO=01 1 × 0 × × × × × 保持表274LS160的真值表CLK Q Q Q Q 0 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 110 0 0 0 074LS160的引脚介绍如下表3所示:表374LS160逻辑符号 各引脚顿的名称 D D D D 置数端 Q Q Q Q 输出端 EP ET 工作状态控制端 LD 预置数控制端 RD 异步置零(复位)端 CO 进位输出端 CLK 信号输入端计数部分:利用74LS160芯片和74LS00芯片组成的计数器,它们采用异步连接,利用外接标准1Hz脉冲信号进行计数。显示部分: 将六片74LS160的Q0Q1Q2Q3脚分别接到实验箱上的数码显示管上,根据脉冲的个数显示时间。秒信号经过计数器之后分别得到显示电路,以便实现用数字显示时、分、秒的要求,计时电路共分三部分:计秒、计分和计时。其中,计秒和计分都是60进制,而计时为24进制,可以采用十进制计数器74LS160实现24进制、60进制计数器。(1)六十进制计数由分频器来的秒脉冲信号,首先送到“秒”计数器进行累加计数,秒计数器应完成一分钟之内秒数目的累加,并达到60秒时产生一个进位信号,所以,选用2片74LS160和一片74LS00组成六十进制计数器,采用反馈归零的方法来实现六十进制计数。其中,“秒”十位是六进制,“秒”个位是十进制。 秒部分具体设计如图8所示: 图8 秒的个位部分为逢十进一,十位部分为逢六进一,从而共同完成60进制计数器,当计数到59时清零并重新开始计数。如图所示个位1脚接高电平,7脚、9脚及10脚接1,当7脚和10脚同时为1时计数器处于计数工作状态。个位11脚和秒的十位的2脚相接,十位的9脚、10脚、7脚分别和个位的1脚相接。个位计数器由Q3Q2Q1Q0(0000)2增加到(1001)2时产生进位,从而实现10进制计数和进位功能,秒的十位在计数至0110时由与非门反馈清零实现6进制。分钟部分设计与秒完全相同。(2)二十四进制计数器:选用2片74LS160和一片74LS00组成24进制计数器,采用反馈归零的方法来实现24进制计数。当十位为0010且个位为0100时使两芯片异步清零。小时部分具体设计如图9所示: 图译码器、显示器译码是指把给定的代码进行翻译的过程。计数器采用的码制不同,译码电路也不同。74LS48驱动器是与8421BCD编码计数器配合用的七段译码驱动器。74LS48配有灯测试LT、动态灭灯输入RBI,灭灯输入/动态灭灯输出BI/RBO,当LT=0时,74LS48出去全1。本系统用七段发光二极管来显示译码器输出的数字,显示器有两种:共阳极显示器或共阴极显示器。74LS48译码器对应的显示器是共阴极显示器。本实验采用实验箱中的74LS48译码器和共阴极显示器组成的显示系统。校时电路数字种启动后,每当数字钟显示与实际时间不符进,需要根据标准时间进行校时。校“秒”时,采用等待校时。校“分”、“时”的原理比较简单,采用加速校时。对校时电路的要求是 :1)在小时校正时不影响分和秒的正常计数 。2)在分校正时不影响秒和小时的正常计数 。如图10所示,当数字钟走时出现误差时,需要校正时间。校时电路实现对“时”“分”“秒”的校准。在电路中设有正常计时和校对位置。本实验实现“时”“分”的校对。需要注意的是,校时电路是由与非门构成的组合逻辑电路,开关S1或S2为“0”或“1”时,可能会产生抖动,为防止这一情况的发生我们接入一个由RS触发器组成的防抖动电路来控制。 校时电路图 图10校时开关的功能表如下: 校时开关的功能表S1 S2 功能1 1 计数0 1 校分1 0 校时整点报时电路 整点报时,只报时不报分。从59分50秒起,每隔2s发出一次信号,连续五次,最后一次结束时即达到正点。其原理图如下所示: 图11电路图如下图12所示:图12综合以上多个电路,将其连接起来,就组成了一个具有时、分、秒计时功能,能够手动校时、校分,并且整点报时的数字电子钟。七.实验仿真:在电子电路计算机仿真软件Multisim中进行调试和仿真数字电子钟,得到的仿真电路图如附二图所示。由仿真电路实验知道了当高频信号经过分频器后得到标准的秒脉冲信号,进入60进制的“秒”计时,“秒”的分位进入60进制的“分”计时,最后,由分的“时”进位进入24进制的“时”计时。再加上由门电路和开关构成的校时电路对电路的“时”,“分”进行校时,从而得到正确的时间的。八.元器件清单(1)74LS160( 6片) (2)74LS00(15片)(3)数码显示器(6片) (4)74LS90(3片)(5)74LS30(1片) (6)74LS04(1片)(7)74LS02(1片) (8)555计时器(1片)(9)可变电容(1个) (10)电容(2片)(11)蜂鸣器(1个) (12)电阻(2个)(13)数字电路实验箱 (14)+5V电源若干(15)导线,开关若干。九.设计心得体会在此次的数字钟设计过程中,更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。使我对已学过的电路、数电、模电等电子技术的知识有了更深一步的了解,锻炼和培养了自己利用已学知识来分析和解决实际问题的能力。对自己以后的学习和工作有很大的帮助。刚开始做这个设计的时候感觉自己什么都不知道怎么下手,脑子里比较浮躁和零乱。但通过一段时间的努力,通过重温数电,模电等电子技术的书籍,还有通过查看相关的设计技术以及一些参考文献,再加之在老师的指导和周围同学的帮助下,使我对自己的本设计有了熟练的掌握。在整个的设计过程中我充满了渴望和用心。记得在精工实习的时候,也是用满腔的热情来完成各项实习任务,并在每项实习项目中都达到了优秀的成绩。 所以,我相信自己的实际动手能力,并一向的加强自己在这方面的努力。在这次的电子技术设计中亦是如此,用自己的双手和满腔的热情来完成各个环节,不断的在图书管查看相关资料和期刊文献,特别在网络上也收收获了很多新鲜的东西。这次设计更让我熟悉了一些常用集成逻辑电路和其相应芯片的使用。虽然,在本设计中所用的方案不是最好的,但我想其中的原理是最基本的;虽然其中可能出现误差,不过在杨老师的答疑课上,这些问题还是基本解决了。最后,我要衷心的感谢杨老师给了我一次实践的机会和平时在学习上的莫大帮助,让我更加深刻地了解和认识到了自己的优点和不足,通过这个课程设计我发现了我好多知识都不熟悉甚至有的东西我根本就不知道,这让我感到了要学习的东西还有很多很多。因此使我更坚定了在以后的学习中要扎实好基础,阔广知识面。碰到的问题越让人绝望,解决问题之后的喜悦程度就越高。作为工科类的学生,以后工作了难免要碰到许许多多的问题,不要绝望,坚持,直到看到胜利的曙光。十.参考文献李中发主编 电子技术 北京:中国水利水电出版社 毛期俭主编 数字电路与逻辑设计实验及应用 北京: 人民邮电出版社 吕思忠,施齐云主编 数字电路实验与课程设计 哈尔滨:哈尔滨工程大学出版社 阎石主编.数字电子技术基础(第四版) 北京:高等教育出版社 黄智伟主编 电子电路计算机仿真设计与分析 北京:电子工业出版社 程勇主编 Multisim10电路仿真实例讲解 北京: 人名出版社 彭介华主编 电子技术课程设计指导 北京:高等教育出版社 卢结成、高世忻等编 电子电路实验及应用课题设计 合肥:中国科学技术大学出版社 梁宗善主编 电子技术基础课程设计 武汉:华中理工大学出版社 欧阳星明主编 数字系统逻辑设计 北京:电子工业出版社 李中发主编 电子技术基础课程设计 武汉:华中理工大学出版社
你好,我有模电童诗白第四版,还有阎石的数字电子技术基本教程,和邱关源的电路教材和教材答案,一起百度网盘分享给你链接:提取码:8c6q
基于FX2N-48MRPLC的交通灯控制 西门子PLC控制的四层电梯毕业设计论文 PLC电梯控制毕业论文 基于plc的五层电梯控制 松下PLC控制的五层电梯设计 基于PLC控制的立体车库系统设计 PLC控制的花样喷泉 三菱PLC控制的花样喷泉系统 PLC控制的抢答器设计 世纪星组态 PLC控制的交通灯系统 X62W型卧式万能铣床设计 四路抢答器PLC控制 PLC控制类毕业设计论文 铁路与公路交叉口护栏自动控制系统 基于PLC的机械手自动操作系统 三相异步电动机正反转控制 基于机械手分选大小球的自动控制 基于PLC控制的作息时间控制系统 变频恒压供水控制系统 PLC在电网备用自动投入中的应用 PLC在变电站变压器自动化中的应用 FX2系列PCL五层电梯控制系统 PLC控制的自动售货机毕业设计论文 双恒压供水西门子PLC毕业设计 交流变频调速PLC控制电梯系统设计毕业论文 基于PLC的三层电梯控制系统设计 PLC控制自动门的课程设计 PLC控制锅炉输煤系统 PLC控制变频调速五层电梯系统设计 机械手PLC控制设计 基于PLC的组合机床控制系统设计 PLC在改造z-3040型摇臂钻床中的应用 超高压水射流机器人切割系统电气控制设计 PLC在数控技术中进给系统的开发中的应用 PLC在船用牵引控制系统开发中的应用 智能组合秤控制系统设计 S7-200PLC在数控车床控制系统中的应用 自动送料装车系统PLC控制设计 三菱PLC在五层电梯控制中的应用 PLC在交流双速电梯控制系统中的应用 PLC电梯控制毕业论文 基于PLC的电机故障诊断系统设计 欧姆龙PLC控制交通灯系统毕业论文 PLC在配料生产线上的应用毕业论文 三菱PLC控制的四层电梯毕业设计论文 全自动洗衣机PLC控制毕业设计论文 工业洗衣机的PLC控制毕业论文 《双恒压无塔供水的PLC电气控制》 基于三菱PLC设计的四层电梯控制系统 西门子PLC交通灯毕业设计 自动铣床PLC控制系统毕业设计 PLC变频调速恒压供水系统 PLC控制的行车自动化控制系统 基于PLC的自动售货机的设计 基于PLC的气动机械手控制系统 PLC在电梯自动化控制中的应用 组态控制交通灯 PLC控制的升降横移式自动化立体车库 PLC在电动单梁天车中的应用 PLC在液体混合控制系统中的应用 基于西门子PLC控制的全自动洗衣机仿真设计 基于三菱PLC控制的全自动洗衣机 基于plc的污水处理系统 恒压供水系统的PLC控制设计 基于欧姆龙PLC的变频恒压供水系统设计 西门子PLC编写的花样喷泉控制程序 欧姆龙PLC编写的全自动洗衣机控制程序 68 景观温室控制系统的设计 贮丝生产线PLC控制的系统 基于PLC的霓虹灯控制系统 PLC在砂光机控制系统上的应用 磨石粉生产线控制系统的设计 自动药片装瓶机PLC控制设计 装卸料小车多方式运行的PLC控制系统设计 PLC控制的自动罐装机系统 基于CPLD的可控硅中频电源 西门子PLC编写的花样喷泉控制程序 欧姆龙PLC编写的全自动洗衣机控制程序 PLC在板式过滤器中的应用 PLC在粮食存储物流控制系统设计中的应用 变频调速式疲劳试验装置控制系统设计 基于PLC的贮料罐控制系统 基于PLC的智能交通灯监控系统设计 基于labVIEW虚拟滤波器的设计与实现 双闭环直流调速系统设计 单片机脉搏测量仪 单片机控制的全自动洗衣机毕业设计论文 FPGA电梯控制的设计与实现 恒温箱单片机控制 基于单片机的数字电压表 单片机控制步进电机毕业设计论文 函数信号发生器设计论文 110KV变电所一次系统设计 报警门铃设计论文 51单片机交通灯控制 单片机温度控制系统 CDMA通信系统中的接入信道部分进行仿真与分析 仓库温湿度的监测系统 基于单片机的电子密码锁 单片机控制交通灯系统设计 基于DSP的IIR数字低通滤波器的设计与实现 智能抢答器设计 基于LabVIEW的PC机与单片机串口通信 DSP设计的IIR数字高通滤波器 单片机数字钟设计 自动起闭光控窗帘毕业设计论文 三容液位远程测控系统毕业论文 基于Matlab的PWM波形仿真与分析 集成功率放大电路的设计 波形发生器、频率计和数字电压表设计 水位遥测自控系统 毕业论文 宽带视频放大电路的设计 毕业设计 简易数字存储示波器设计毕业论文 球赛计时计分器 毕业设计论文 IIR数字滤波器的设计毕业论文 PC机与单片机串行通信毕业论文 基于CPLD的低频信号发生器设计毕业论文 110kV变电站电气主接线设计 序列在扩频通信中的应用 正弦信号发生器 红外报警器设计与实现 开关稳压电源设计 基于MCS51单片机温度控制毕业设计论文 步进电动机竹竿舞健身娱乐器材 单片机控制步进电机 毕业设计论文 单片机汽车倒车测距仪 基于单片机的自行车测速系统设计 水电站电气一次及发电机保护 基于单片机的数字显示温度系统毕业设计论文 语音电子门锁设计与实现 工厂总降压变电所设计-毕业论文 单片机无线抢答器设计 基于单片机控制直流电机调速系统毕业设计论文 单片机串行通信发射部分毕业设计论文 基于VHDL语言PLD设计的出租车计费系统毕业设计论文 超声波测距仪毕业设计论文 单片机控制的数控电流源毕业设计论文 声控报警器毕业设计论文 基于单片机的锁相频率合成器毕业设计论文 基于Multism/protel的数字抢答器 单片机智能火灾报警器毕业设计论 无线多路遥控发射接收系统设计毕业论文 单片机对玩具小车的智能控制毕业设计论文 数字频率计毕业设计论文 基于单片机控制的电机交流调速毕业设计论文 楼宇自动化--毕业设计论文 车辆牌照图像识别算法的实现--毕业设计 超声波测距仪--毕业设计 工厂变电所一次侧电气设计 电子测频仪--毕业设计 点阵电子显示屏--毕业设计 电子电路的电子仿真实验研究 基于51单片机的多路温度采集控制系统 基于单片机的数字钟设计 小功率不间断电源(UPS)中变换器的原理与设计 自动存包柜的设计 空调器微电脑控制系统 全自动洗衣机控制器 电力线载波调制解调器毕业设计论文 图书馆照明控制系统设计 基于AC3的虚拟环绕声实现 电视伴音红外转发器的设计 多传感器障碍物检测系统的软件设计 基于单片机的电器遥控器设计 基于单片机的数码录音与播放系统 单片机控制的霓虹灯控制器 电阻炉温度控制系统 智能温度巡检仪的研制 保险箱遥控密码锁 毕业设计 10KV变电所的电气部分及继电保护 年产26000吨乙醇精馏装置设计 卷扬机自动控制限位控制系统 铁矿综合自动化调度系统 磁敏传感器水位控制系统 继电器控制两段传输带机电系统 广告灯自动控制系统 基于CFA的二阶滤波器设计 霍尔传感器水位控制系统 全自动车载饮水机 浮球液位传感器水位控制系统 干簧继电器水位控制系统 电接点压力表水位控制系统 低成本智能住宅监控系统的设计 大型发电厂的继电保护配置 直流操作电源监控系统的研究 悬挂运动控制系统 气体泄漏超声检测系统的设计 电压无功补偿综合控制装置 FC-TCR型无功补偿装置控制器的设计 DSP电机调速 150MHz频段窄带调频无线接收机 电子体温计 基于单片机的病床呼叫控制系统 红外测温仪 基于单片微型计算机的测距仪 智能数字频率计 基于单片微型计算机的多路室内火灾报警器 信号发生器 基于单片微型计算机的语音播出的作息时间控制器 交通信号灯控制电路的设计 基于单片机步进电机控制系统设计 多路数据采集系统的设计 电子万年历 遥控式数控电源设计 110kV降压变电所一次系统设计 220kv变电站一次系统设计 智能数字频率计 信号发生器 基于虚拟仪器的电网主要电气参数测试设计 基于FPGA的电网基本电量数字测量系统的设计 风力发电电能变换装置的研究与设计 电流继电器设计 大功率电器智能识别与用电安全控制器的设计 交流电机型式试验及计算机软件的研究 单片机交通灯控制系统的设计 智能立体仓库系统的设计 智能火灾报警监测系统 基于单片机的多点温度检测系统 单片机定时闹钟设计 湿度传感器单片机检测电路制作 智能小车自动寻址设计--小车悬挂运动控制系统 探讨未来通信技术的发展趋势 音频多重混响设计 单片机呼叫系统的设计 基于FPGA和锁相环4046实现波形发生器 基于FPGA的数字通信系统 基于单片机的带智能自动化的红外遥控小车 基于单片机AT89C51的语音温度计的设计 智能楼宇设计 移动电话接收机功能电路 单片机演奏音乐歌曲装置的设计 单片机电铃系统设计 智能电子密码锁设计 八路智能抢答器设计 组态控制抢答器系统设计 组态控制皮带运输机系统设计 基于单片机控制音乐门铃 基于单片机控制文字的显示 基于单片机控制发生的数字音乐盒 基于单片机控制动态扫描文字显示系统的设计 基于LMS自适应滤波器的MATLAB实现 D功率放大器毕业论文 无线射频识别系统发射接收硬件电路的设计 基于单片机PIC16F877的环境监测系统的设计 基于ADE7758的电能监测系统的设计 智能电话报警器 数字频率计 课程设计 多功能数字钟电路设计 课程设计 基于VHDL数字频率计的设计与仿真 基于单片机控制的电子秤 基于单片机的智能电子负载系统设计 电压比较器的模拟与仿真 脉冲变压器设计 MATLAB仿真技术及应用 基于单片机的水温控制系统 基于FPGA和单片机的多功能等精度频率计 发电机-变压器组中微型机保护系统 基于单片机的鸡雏恒温孵化器的设计 数字温度计的设计 生产流水线产品产量统计显示系统 水位报警显时控制系统的设计 红外遥控电子密码锁的设计 基于MCU温控智能风扇控制系统的设计 数字电容测量仪的设计 基于单片机的遥控器的设计 200电话卡代拨器的设计 数字式心电信号发生器硬件设计及波形输出实现 电压稳定毕业设计论文 基于DSP的短波通信系统设计(IIR设计) 一氧化碳报警器 网络视频监控系统的设计 全氢罩式退火炉温度控制系统 通用串行总线数据采集卡的设计 单片机控制单闭环直流电动机的调速控制系统 单片机电加热炉温度控制系统 单片机大型建筑火灾监控系统 USB接口设备驱动程序的框架设计 基于Matlab的多频率FMICW的信号分离及时延信息提取 正弦信号发生器 小功率UPS系统设计 全数字控制SPWM单相变频器 点阵式汉字电子显示屏的设计与制作 基于AT89C51的路灯控制系统设计 基于AT89C51的路灯控制系统设计 基于AT89C51的宽范围高精度的电机转速测量系统 开关电源设计 基于PDIUSBD12和K9F2808简易USB闪存设计 微型机控制一体化监控系统 直流电机试验自动采集与控制系统的设计 新型自动装弹机控制系统的研究与开发 交流异步电机试验自动采集与控制系统的设计 转速闭环控制的直流调速系统的仿真与设计 基于单片机的数字直流调速系统设计 多功能频率计的设计 18信息移频信号的频谱分析和识别 集散管理系统—终端设计 基于MATLAB的数字滤波器优化设计 基于AT89C51SND1C的MP3播放器 基于光纤的汽车CAN总线研究 汽车倒车雷达 基于DSP的电机控制 超媒体技术 数字电子钟的设计与制作 温度报警器的电路设计与制作 数字电子钟的电路设计 鸡舍电子智能补光器的设计 高精度超声波传感器信号调理电路的设计 电子密码锁的电路设计与制作 单片机控制电梯系统的设计 常用电器维修方法综述 控制式智能计热表的设计 电子指南针设计 汽车防撞主控系统设计 单片机的智能电源管理系统 电力电子技术在绿色照明电路中的应用 电气火灾自动保护型断路器的设计 基于单片机的多功能智能小车设计 对漏电保护器安全性能的剖析 解析民用建筑的应急照明 电力拖动控制系统设计 低频功率放大器设计 银行自动报警系统
四、交通信号灯的自动控制:1、任务要求(1)通常情况下,大道绿灯亮,小道红灯亮。(2)若小道来车,大道经6秒由绿灯变为黄灯;再 经过4秒,大道由黄灯变为红灯,同时,小道 由红灯变为绿灯。(3)小道变绿灯后,若大道来车不到3辆,则经过 25秒钟后自动由红灯变为黄灯,再经过4秒变 为红灯,同时,大道由红灯变为绿灯。
数字电子技术课程设计论文题目有哪些及答案英文
引用康帅府的回答:数字电子技术: Digital Electronic Technology 模拟电子技术: Analog Electronic Technology 单片机技术及应用: Single-chip Technology and Application 计算机接口技术及应用: Interfacing and Application of Computer控制理论: Control Theory
VB类作品 财务管理系统 点灯游戏 学生档案管理系统(VB+ 医院工资管理系统 旅游资源管理系统(综合版 POS(财务+人事+库房 销售管理系统(VB+SQ 图书管理系统 Delphi类作品 酒店客房管理系统(前台+ 人事档案管理系统 工资管理系统 固定资产管理系统 人力资源管理系统 库存管理系统 手机销售管理系统 远程教育管理系统 ASP类作品 课程辅助教学网站 在线考试系统 留言板(2) 在线校友录 学生成绩管理系统 在线聊天室(2) 企业网上办公系统 在线聊天室 VC类作品 电话拨号程序 Web浏览与搜索 传真收发 对Modem的控制 云台控制系统 自动报警系统 VC串口编程调试精灵 VC单片机通信 JSP类作品 简易论坛 在线聊天室 物流信息管理 企业网站 电子商务系统 企业经销存管理系统 企业OA(办公自动化系统 人力资源管理系统 其他类作品 人事管理系统 企业员工考勤管理系统 简易留言本 贸易管理系统 小区管理系统(综合版) 会员管理系统 票据管理系统 经销存管理系统 企业员工计时和帐单管理 图片库管理系统 NET类作品 在线购物网站(C#) 简易公司网站 在线图书管理系统(C#) 多彩网络文本编辑器(C# 音乐合(C#) 论坛(C#) 在线服务网站(C#) 个人秘书办公系统 定做作品展示 工程图纸管理系统 电话号码查询系统 出版社信息系统 火车站售票系统 学生成绩管理系统 彩票号码查询分析系统 成绩查询系统 超市后台管理系统 电脑销售管理系统 工地工伤信息管理系统 访问地址 www 51ebysj com
我发到你邮箱里了,请签收。
数字电子技术: Digit Electron Technology模拟电子技术: Analog Electron Technology单片机技术及应用: Technology of One-chip Computer and Application计算机接口技术及应用: Interfacing of Computer and Application控制理论: Control Theory
数字电子技术课程设计论文题目有哪些要求及答案
设计题目:数字钟的设计与仿真二.设计要求: (1)设计一个有“时”、“分”、“秒”(12小时59分59秒)显示,且有校时功能的电子钟; (2)显示采用六只LED数码管分别显示时分秒; (3)时间的小时、分可手动调整; (4)采用+5V电源供电。三.题目分析: 根据题目,我们可以分析出:数字电子钟是由多块数字集成电路构成的,其中有振荡器,分频器,校时电路,计数器,译码器和显示器六部分组成。振荡器和分频器组成标准秒信号发生器,不同进制的计数器产生计数,译码器和显示器进行显示,通过校时电路实现对时,分的校准。1)振荡器又包括由集成电路555与RC组成的多谐振荡器,用石英晶体构成的振荡器和由逻辑门与RC组成的时钟源振荡器。三种方案如下图所示:方案一:由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。 555与RC组成的多谐振荡器图方案二:振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度,通常选用石英晶体构成振荡器电路。石英晶体振荡器的作用是产生时间标准信号。因此,一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。 石英晶体振荡器图方案三:由集成逻辑门与RC组成的时钟源振荡器。 门电路组成的多谐振荡器图集成电路555与RC组成的多谐振荡器电路:如果精度要求不高,则可以采用由集成电路定时器555与RC组成的多谐振荡器。如上图所示。设振荡频率f=1KHz,R为可调电阻,微调R1可以调出1KHz输出。石英晶体振荡电路:采用的32768晶体振荡电路,其频率为32768Hz,然后再经过15分频电路可得到标准的1Hz的脉冲输出R的阻值,对于TTL门电路通常在7~2KΩ之间;对于CMOS门则常在10~100MΩ之间。由门电路组成的多谐振荡器的振荡周期不仅与时间常数RC有关,而且还取决于门电路的阈值电压VTH,由于VTH容易受到温度、电源电压及干扰的影响,因此频率稳定性较差,只能用于对频率稳定性要求不高的场合。综上所述,因为本电路对精度没有较高的要求,因此,我们选用由集成电路555与RC组成的多谐振荡器。2)校时器的方案有如下两种:方案一:通常,校正时间的方法是:首先截断正常的计数通路,然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端,校正好后,再转入正常计时状态即可。根据要求,数字钟应具有分校正和时校正功能,因此,应截断分个位和时个位的直接计数通路,并采用正常计时信号与校正信号可以随时切换的电路接入其中。图1所示为所设计的校时电路。图 1方案一校正电路图方案二:校准电路由基本RS触发器和“与”门组成,基本RS触发器的功能是产生单脉冲,主要作用是起防抖动作用。未拨动开关K时,“与非”门G2的一个输入端接地,基本RS触发器处于“1”状态,这是数字钟正常工作,“分”进位脉冲能进入“分”计数器。拨动开关K时,“与非”门G1的一个输入端接地,于是基本RS触发器转为“0”状态。秒状态可以直接进入“分”计数器,而“分”进位脉冲被阻止进入,因而能较快地校准分计数器的计数值。校准后,将校正开关恢复原位,数字钟继续进行正常计时工作。 图 2 方案二校正电路通过比较可知,方案一和方案二相比,防抖动措施更好,更完备,但电路也更为复杂,成本也更高,通过比较选择方案一,既能实现防抖动功能,做出事物也更经济一些。四.总体方案: 本电路是以555定时器组成多谐振荡器作为频率发生器,多谐振荡器产生1000HZ的振荡波,经过分频器分频,分解成1HZ的脉冲波,随后经过秒计数器,秒计时器是60进制计数器,当计数器计数到60时产生进位脉冲,到分计数器。分计数器也是60进制计数器,当分计数器计数到60时,再次产生更高一级的进位脉冲,脉冲送到时计数器,实现了分向时的进位。当需要进行校时时,打开对应的开关,进行对应位置上的校时,此时计数进位脉冲无效。而计数器的工作是通过外接时钟脉冲CP的作用下,秒的个位加法计数器开始记数,通过译码器和数码显示管显示数字即计数器。当经过10个脉冲信号后,秒个位计数器完成一次循环,秒十位计数器的CP与秒个位计数器的CP同步,秒个位计数器的Qcc使得秒十位的P和T端同时为1,从而秒十位开始计数,秒十位计数器工作1次,通过译码器和数码显示管,秒十位数字加1。当经过60个脉冲信号,秒部分完成一个周期,分钟个位计数器的CP通过秒十位计数器的Q2Q1与非得到脉冲,分钟个位计数器工作一次,通过译码器和数码显示管,分钟的个位数字加1。分部分的工作方式与秒部分完全相同。当经过3600个脉冲信号,分钟部分完成一个周期,小时个位计数器的CP通过分十位计数器的Q2Q1与非得到脉冲,小时个位计数器工作一次,通过译码器和数码显示管,小时的个位数字加1。当小时个位部分完成一个周期,小时十位计数器的CP与小时个位计数器的CP同步, 小时个位计数器的Qcc使得小时十位的P和T端同时为1,从而小时十位开始计数,小时十位计数器工作1次,通过译码器和数码显示管,小时的十位数字加1。当小时十位部分计数到2同时小时的个位部分计数到4,小时个位计数器的清零端和十位计数器的清零端通过小时个位计数器的Q2和小时十位计数器的Q1与非得到信号,小时部分清零,从而完成了1次24小时计时。五.具体实现:(1) 数字时钟基本原理的逻辑框图如下图3所示: 由图3我们可以看出,振荡器产生的信号经过分频器作为产生秒脉冲,秒脉冲送入计数器,计数结果经过“时”、“分”、“秒”,译码器,显示器显示时间。其中振荡器和分频器组成标准秒脉冲信号发生器,由不同进制的计数器,译码器和显示电路组成计时系统。秒信号送入计数器进行计数,把累计的结果以“时”,“分”、“秒”的数字显示出来。“时”显示由二十四进制计数器,译码器,显示器构成;“分”、“秒”显示分别由六十进制的计数器,译码器,显示器构成;校时电路实现对时,分的校准。(2)数字钟的原理图如附一图所示,其功能原理均与系统方框图的一致。六.各部分定性说明以及定量计算:振荡器秒发生电路---振荡器是计时器的核心,振荡器的稳定度和频率的精确度决定了计时器的准确度。一般来说,振荡器的频率越高,计时精度就越高,但耗电量将越大。所以,在设计电路时要根据需要而设计出最佳电路。在此设计中,我采用的是精度不高的,由集成电路555与RC组成的多谐振荡器。其具体电路如下图4所示: 图4 振荡器电路图555定时器是一个模拟与数字混合型的集成电路。555定时器是一种应用极为广泛的中规模集成电路。该电路使用灵活、方便,只需外接少量的阻容元件就可以构成单稳、多谐和施密特触发器。因而广泛用于信号的产生、变换、控制与检测。 目前生产的定时器有双极型和CMOS两种类型,其型号分别有NE555(或5G555)和C7555等多种。它们的结构及工作原理基本相同。通常,双极型定时器具有较大的驱动能力,而CMOS定时器具有低功耗、输入阻抗高等优点。555定时器工作的电源电压很宽,并可承受较大的负载电流。双极型定时器电源电压范围为5~16V,最大负载电流可达200mA;CMOS定时器电源电压范围为3~18V,最大负载电流在4mA以下。555的引脚图如下图5所示: 图5555的内部电路和功能如下图6所示:图6上面图6 是555定时器内部组成框图。它主要由两个高精度电压比较器A1、A2,一个RS触发器,一个放电三极管和三个5KΩ电阻的分压器而构成。它的各个引脚功能如下:1脚:外接电源负端VSS或接地,一般情况下接地。8脚:外接电源VCC,双极型时基电路VCC的范围是5 ~ 16V,CMOS型时基电路VCC的范围为3 ~ 18V。一般用5V。3脚:输出端Vo2脚: 低触发端6脚:TH高触发端4脚: 是直接清零端。当 端接低电平,则时基电路不工作,此时不论 、TH处于何电平,时基电路输出为“0”,该端不用时应接高电平。5脚:VC为控制电压端。若此端外接电压,则可改变内部两个比较器的基准电压,当该端不用时,应将该端串入一只01μF电容接地,以防引入干扰。7脚:放电端。该端与放电管集电极相连,用做定时器时电容的放电。在1脚接地,5脚未外接电压,两个比较器A1、A2基准电压分别为 的情况下,其功能如下表: 555定时器的功能表清零端 高触发端TH 低触发端 Qn+1 放电管T 功能0 0 导通 直接清零1 0 导通 置01 1 截止 置11 Qn 不变 保持 接通电源后,电容C1被充电,vC上升,当vC上升到大于2/3VCC时,触发器被复位,放电管T导通,此时v0为低电平,电容C1通过R2和T放电,使vC下降。当vC下降到小于1/3VCC时,触发器被置位,v0翻转为高电平。电容器C1放电结束,所需的时间为 : 当C1放电结束时,T截止,VCC将通过R1、R2向电容器C1充电,vC由1/3VCC上升到2/3VCC所需的时为:当vC上升到2/3VCC时,触发器又被复位发生翻转,如此周而复始,在输出端就得到一个周期性的方波,其频率为 : 本设计中,由电路图可知R1、R2和C的值,然后再根据f的公式可以算出:其输出的频率为f=1KH分频器分频器的功能主要有两个:一个是产生标准秒脉冲信号;二是提供功能扩展电路所需要的信号,如仿电台报时用的1000Hz的高音频信号和500Hz的低音频信号等。本设计中,由于振荡器产生的信号频率太高,要得到标准的秒信号,就需要对所得的信号进行分频。这里所采用的分频电路是由3个总规模计数器74LS90来构成的3级1/10分频。其电路图如下图7所示:图7 分频器电路图74LS90的引脚图及其功能图如下图所示: 74LS90引脚图74LS90 功能表 计数器本设计所采用的是十进制计数器74SL160,根据时分秒各个部分的的不同功能,设计成不同进制的计数器。秒的个位,需要10进制计数器,十位需6进制计数器(计数到59时清零并进位),秒部分设计与分钟的设计完全相同;时部分的设计为当时钟计数到24时,使计数器的小时部分清零,从而实现整体循环计时的功能。74LS160功能表和真值表如下表1和表2所示: 表1 输入 输出(CR) ̅ (LD) ̅ CTT CTP CP D0 D1 D2 D3 Q0 Q1 Q2 Q30 × × × × × × × × 0 0 0 01 0 × × ↑ D0 D1 D2 D3 D0 D1 D2 D31 1 1 1 ↑ × × × × 计数1 1 0 × × × × × × 触发器保持,CO=01 1 × 0 × × × × × 保持表274LS160的真值表CLK Q Q Q Q 0 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 110 0 0 0 074LS160的引脚介绍如下表3所示:表374LS160逻辑符号 各引脚顿的名称 D D D D 置数端 Q Q Q Q 输出端 EP ET 工作状态控制端 LD 预置数控制端 RD 异步置零(复位)端 CO 进位输出端 CLK 信号输入端计数部分:利用74LS160芯片和74LS00芯片组成的计数器,它们采用异步连接,利用外接标准1Hz脉冲信号进行计数。显示部分: 将六片74LS160的Q0Q1Q2Q3脚分别接到实验箱上的数码显示管上,根据脉冲的个数显示时间。秒信号经过计数器之后分别得到显示电路,以便实现用数字显示时、分、秒的要求,计时电路共分三部分:计秒、计分和计时。其中,计秒和计分都是60进制,而计时为24进制,可以采用十进制计数器74LS160实现24进制、60进制计数器。(1)六十进制计数由分频器来的秒脉冲信号,首先送到“秒”计数器进行累加计数,秒计数器应完成一分钟之内秒数目的累加,并达到60秒时产生一个进位信号,所以,选用2片74LS160和一片74LS00组成六十进制计数器,采用反馈归零的方法来实现六十进制计数。其中,“秒”十位是六进制,“秒”个位是十进制。 秒部分具体设计如图8所示: 图8 秒的个位部分为逢十进一,十位部分为逢六进一,从而共同完成60进制计数器,当计数到59时清零并重新开始计数。如图所示个位1脚接高电平,7脚、9脚及10脚接1,当7脚和10脚同时为1时计数器处于计数工作状态。个位11脚和秒的十位的2脚相接,十位的9脚、10脚、7脚分别和个位的1脚相接。个位计数器由Q3Q2Q1Q0(0000)2增加到(1001)2时产生进位,从而实现10进制计数和进位功能,秒的十位在计数至0110时由与非门反馈清零实现6进制。分钟部分设计与秒完全相同。(2)二十四进制计数器:选用2片74LS160和一片74LS00组成24进制计数器,采用反馈归零的方法来实现24进制计数。当十位为0010且个位为0100时使两芯片异步清零。小时部分具体设计如图9所示: 图译码器、显示器译码是指把给定的代码进行翻译的过程。计数器采用的码制不同,译码电路也不同。74LS48驱动器是与8421BCD编码计数器配合用的七段译码驱动器。74LS48配有灯测试LT、动态灭灯输入RBI,灭灯输入/动态灭灯输出BI/RBO,当LT=0时,74LS48出去全1。本系统用七段发光二极管来显示译码器输出的数字,显示器有两种:共阳极显示器或共阴极显示器。74LS48译码器对应的显示器是共阴极显示器。本实验采用实验箱中的74LS48译码器和共阴极显示器组成的显示系统。校时电路数字种启动后,每当数字钟显示与实际时间不符进,需要根据标准时间进行校时。校“秒”时,采用等待校时。校“分”、“时”的原理比较简单,采用加速校时。对校时电路的要求是 :1)在小时校正时不影响分和秒的正常计数 。2)在分校正时不影响秒和小时的正常计数 。如图10所示,当数字钟走时出现误差时,需要校正时间。校时电路实现对“时”“分”“秒”的校准。在电路中设有正常计时和校对位置。本实验实现“时”“分”的校对。需要注意的是,校时电路是由与非门构成的组合逻辑电路,开关S1或S2为“0”或“1”时,可能会产生抖动,为防止这一情况的发生我们接入一个由RS触发器组成的防抖动电路来控制。 校时电路图 图10校时开关的功能表如下: 校时开关的功能表S1 S2 功能1 1 计数0 1 校分1 0 校时整点报时电路 整点报时,只报时不报分。从59分50秒起,每隔2s发出一次信号,连续五次,最后一次结束时即达到正点。其原理图如下所示: 图11电路图如下图12所示:图12综合以上多个电路,将其连接起来,就组成了一个具有时、分、秒计时功能,能够手动校时、校分,并且整点报时的数字电子钟。七.实验仿真:在电子电路计算机仿真软件Multisim中进行调试和仿真数字电子钟,得到的仿真电路图如附二图所示。由仿真电路实验知道了当高频信号经过分频器后得到标准的秒脉冲信号,进入60进制的“秒”计时,“秒”的分位进入60进制的“分”计时,最后,由分的“时”进位进入24进制的“时”计时。再加上由门电路和开关构成的校时电路对电路的“时”,“分”进行校时,从而得到正确的时间的。八.元器件清单(1)74LS160( 6片) (2)74LS00(15片)(3)数码显示器(6片) (4)74LS90(3片)(5)74LS30(1片) (6)74LS04(1片)(7)74LS02(1片) (8)555计时器(1片)(9)可变电容(1个) (10)电容(2片)(11)蜂鸣器(1个) (12)电阻(2个)(13)数字电路实验箱 (14)+5V电源若干(15)导线,开关若干。九.设计心得体会在此次的数字钟设计过程中,更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。使我对已学过的电路、数电、模电等电子技术的知识有了更深一步的了解,锻炼和培养了自己利用已学知识来分析和解决实际问题的能力。对自己以后的学习和工作有很大的帮助。刚开始做这个设计的时候感觉自己什么都不知道怎么下手,脑子里比较浮躁和零乱。但通过一段时间的努力,通过重温数电,模电等电子技术的书籍,还有通过查看相关的设计技术以及一些参考文献,再加之在老师的指导和周围同学的帮助下,使我对自己的本设计有了熟练的掌握。在整个的设计过程中我充满了渴望和用心。记得在精工实习的时候,也是用满腔的热情来完成各项实习任务,并在每项实习项目中都达到了优秀的成绩。 所以,我相信自己的实际动手能力,并一向的加强自己在这方面的努力。在这次的电子技术设计中亦是如此,用自己的双手和满腔的热情来完成各个环节,不断的在图书管查看相关资料和期刊文献,特别在网络上也收收获了很多新鲜的东西。这次设计更让我熟悉了一些常用集成逻辑电路和其相应芯片的使用。虽然,在本设计中所用的方案不是最好的,但我想其中的原理是最基本的;虽然其中可能出现误差,不过在杨老师的答疑课上,这些问题还是基本解决了。最后,我要衷心的感谢杨老师给了我一次实践的机会和平时在学习上的莫大帮助,让我更加深刻地了解和认识到了自己的优点和不足,通过这个课程设计我发现了我好多知识都不熟悉甚至有的东西我根本就不知道,这让我感到了要学习的东西还有很多很多。因此使我更坚定了在以后的学习中要扎实好基础,阔广知识面。碰到的问题越让人绝望,解决问题之后的喜悦程度就越高。作为工科类的学生,以后工作了难免要碰到许许多多的问题,不要绝望,坚持,直到看到胜利的曙光。十.参考文献李中发主编 电子技术 北京:中国水利水电出版社 毛期俭主编 数字电路与逻辑设计实验及应用 北京: 人民邮电出版社 吕思忠,施齐云主编 数字电路实验与课程设计 哈尔滨:哈尔滨工程大学出版社 阎石主编.数字电子技术基础(第四版) 北京:高等教育出版社 黄智伟主编 电子电路计算机仿真设计与分析 北京:电子工业出版社 程勇主编 Multisim10电路仿真实例讲解 北京: 人名出版社 彭介华主编 电子技术课程设计指导 北京:高等教育出版社 卢结成、高世忻等编 电子电路实验及应用课题设计 合肥:中国科学技术大学出版社 梁宗善主编 电子技术基础课程设计 武汉:华中理工大学出版社 欧阳星明主编 数字系统逻辑设计 北京:电子工业出版社 李中发主编 电子技术基础课程设计 武汉:华中理工大学出版社
兄弟,是张波的课题吧,祝你好运吧,本人也烦恼中